

应用于 DVB-T/H 调谐器的 0.13 μm CMOS 混频器设计^①

吴晨健^{②*} 李智群^{③*}

(* 东南大学射频与光电集成电路研究所 南京 210096)

(** 东南大学射频集成电路与系统教育部工程研究中心 南京 210096)

(*** 江苏省传感网技术重点实验室 无锡 214135)

摘要 采用 0.13 μm RF CMOS 工艺设计并实现了一种应用于 DVB-T/H 数字电视广播系统调谐器的宽带下变频混频器,其工作频率为 170MHz-1.675GHz。混频器使用吉尔伯特双平衡结构作为电路的核心单元,采用 RC 并联谐振电路作为负载以滤除输出高阶谐波,使用正交混频技术以有效抑制镜像干扰;通过采用电流注入技术,以减小流经开关管的电流,改善噪声系数,减小了负载上的直流压降,改善 1.2V 下混频器的直流工作状态;通过去除尾电流源以提高混频器的线性度。芯片测试结果表明,在 1.2V 的电源电压下,混频器转换增益为 14.4dB,输入三阶截点为 -3.05dBm,噪声系数为 14.2dB,功耗为 6mW。

关键词 数字电视广播(DVB), CMOS, 调谐器, 混频器, 优良指数(FOM)

0 引言

随着通信技术的发展和消费市场的形成,地面广播数字电视的研发与应用逐渐成为风靡全球的新兴产业。数字电视广播(digital video broadcasting, DVB)相对于传统的模拟电视广播,除了可以提供更高画质与更好音质的节目以及更佳频谱使用效率之外,更重要的是它能够提供各种数据服务^[1]。欧洲的 DVB-T 标准(地面无线传输标准)等数字广播技术不仅支持数字广播电视固定接收,并开创了广播电视在移动接收方面的先河,而 DVB-H 标准在此基础上增加了对小型手持终端的支持^[2]。基于多国政府的积极推广,符合相关标准的各种固定与移动设备得到了广泛的应用^[3]。

电视调谐器是数字电视接收系统的重要器件,其作用是将接收的射频信号转化为中频或基带信号,调谐器作为数字电视必不可少的组成部分,正朝着小型化^[2]、低功耗^[4]、高性能的方向发展。混频器是接收机调谐器中非常重要的模块,它是调谐器中连接数字部分与模拟部分的枢纽。本研究采用 0.13 μm RF CMOS 工艺设计了一种可应用于 DVB-

T/H 调谐器的采用吉尔伯特双平衡结构的宽带混频器。

1 调谐器对混频器的性能要求

图 1 所示为接收机调谐器结构,用虚线框标记的就是混频器部分。混频器位于低噪声放大器(LNA)的后面,主要负责把高频输入信号转换成频率较低的中频或基带信号,以便于调谐器后续的解调芯片的解调。由于混频器处于调谐器射频段的最后一级,其线性度对调谐器的线性度有重要的影响。高性能的电视调谐器要求混频器满足一定的增益,有较高的线性度和较低的噪声系数。




图 1 接收机调谐器结构

① 863 计划(2007AA01Z2A7)和 2010 年度江苏省科技成果转化专项资金(BA2010073)资助项目。

② 男,1983 年生,博士生;研究方向:射频集成电路设计;E-mail: wuchenjian@sina.com

③ 通讯作者,E-mail: zhiqunli@seu.edu.cn

(收稿日期:2012-03-14)

2 电路设计与优化

2.1 吉尔伯特单元

吉尔伯特混频器为双平衡有源混频器,具有一定的增益和良好的端口隔离特性,并能有效地抑制射频输入信号的共模噪声,其结构如图 2 所示。图中 R_L 为混频器输出负载;M1 - M4 为开关管,本振信号由其栅极输入;M5、M6 为跨导管,射频信号由其栅极输入;M7 为尾电流管,通过其栅极的偏置来控制混频器的总电流; R_L 为输出负载。本设计使用吉尔伯特单元作为混频器的核心结构。




图 2 吉尔伯特混频器

2.2 正交混频

本次设计的混频器如图 3 所示。其应用于低中频接收机,需要将射频信号转换为 5MHz 的中频信号,而低中频混频会产生镜频干扰的问题。为了抑制镜像频率,本设计采用正交混频(复混频)^[5,6]。图 3 中的混频器由两个吉尔伯特单元 I、Q 构成,它们共用一对跨导管 M9、M10,共享差分射频输入信号,并给每个吉尔伯特单元的开关管(M1 - M8)输入正交的差分本振信号(V_{LO1+} 、 V_{LO1-})、(V_{LO2+} 、 V_{LO2-})。通过混频,在输出端输出两对正交的差分




图 3 混频器的结构

中频信号(V_{IF1+} 、 V_{IF1-})、(V_{IFQ+} 、 V_{IFQ-})。

2.3 RC 并联谐振负载

在混频器输出电阻负载上并联一个电容 C 可在电路输出端构成一个简单的低通滤波器,以滤除中频信号的高次谐波,如图 4 所示。通过调节此电容的容值,可改变低通滤波器截止频率,根据实际需要来滤除不必要的高频信号。




图 4 采用 RC 并联谐振负载的混频器

2.4 电流注入技术

电流注入^[7,8]在本设计中是一个关键技术,如图 5 所示。图中的 M11 - M14 晶体管即为电流注入管。电流注入管的主要作用是给开关管分流从跨导管漏极来的大部分电流,一方面可以减小负载电阻上的电压压降,使跨导管和开关管有足够的压降以保证其正常工作,这种方法在电源电压只有 1.2V 的情况下非常有用。另一方面,减少流经开关管的电流,将其控制在百微安级,这样可以有效减小混频器工作时开关管上的噪声,进而减小整个电路的噪声系数。




图 5 采用电流注入技术的混频器

2.5 提高线性度

线性度是混频器的重要指标,混频器处于调谐器射频段最后一级,其线性度对整个接收机有重要

影响。

在本设计中使用了多种方法来提高混频器线性度,如优化跨导管线性度,调节开关管工作在尽量理想的开关状态,使用线性的电阻作为负载等。去掉吉尔伯特混频器尾电流源也是一个提高混频器的线性度的好方法,如图 6 所示。在图 6(a)中,尾电流管限制了电流的线性度, $I_1 - I_2$ 与输入小信号呈平方率关系;而在图 6(b)中,去除了尾电流管, $I_1 - I_2$ 与输入小信号呈线性关系^[9]。由此可见,去除尾电流管能够提高吉尔伯特混频器的线性度。不仅如此,去除尾电流管还能使整个电路结构减少一层 MOS 管堆叠,这对本设计的 1.2V 低电压要求也是非常有利的。




图 6 尾电流管对线性度的影响

2.6 正交信号产生电路

本设计采用了正交结构来解决低中频混频产生的镜频干扰问题,而输入的本振信号为一对差分信号,这就要求设计中加入正交信号产生电路,把差分信号转化为正交的差分信号。

本设计采用了二分频器来产生正交的差分信号,如图 7 所示。二分频器由主、从锁存器构成^[10],两级锁存器的输出分别为 $I_n, I_{\bar{n}}$ 和 $Q_n, Q_{\bar{n}}$ 。为产生正交信号,两级锁存器内器件的电气参数完全相同。以其中一级锁存器为例, M1 为电流源管; M3、M4 为时钟输入管; M7、M8 为驱动管, M9、M10 为锁存管; R_L 为负载电阻。

二分频器能够产生正交信号的原因有两个: (1)二分频作用; (2)主从锁存器在时钟的高、低电平交替采样和保持。二分频作用使输出信号周期为




图 7 二分频器

输入信号周期的两倍;主从锁存器在时钟信号高、低电平处的交替变化使得输出信号之间的时延为半个时钟周期,这个时延为输出信号的 1/4 周期,如图 8 所示。所以主、从锁存器之间的信号是正交的。另外,每级锁存器均为差分结构,使得输出信号为差分信号。^[11]




图 8 正交信号的产生原理

3 版图设计与后仿真

在 Cadence 环境下,采用 0.13 μm RF CMOS 工艺实现版图设计。电路版图如图 9 所示。版图(带焊盘)面积为 775 $\mu\text{m} \times 675\mu\text{m}$,实际混频器主体电路版图仅 150 $\mu\text{m} \times 100\mu\text{m}$,但是为了测试,焊盘的布局决定了芯片的总面积,版图中多数空闲区域用电源到地的滤波电容填充。




图 9 混频器版图布局

本设计使用 Cadence-Spectre RF 电路仿真软件进行电路的仿真和优化。后仿真结果显示:在 1.2V 电压下,在 170MHz ~ 1.675GHz 频带内,混频器核心电路消耗电流 5mA,增益为 10.1 ~ 12dB,线性度 (IIP3) 大于 -4dBm,噪声系数小于 13.5dB。

4 芯片测试

本电路参加了东南大学射频与光电集成电路研究所的 MPW 项目流片,并在其测试室进行了芯片测试。芯片照片如图 10 所示。




图 10 混频器芯片照片

芯片测试采用的主要测试仪器为 Agilent E4440A 频谱仪和 Agilent 86100A 示波器。

芯片 4 路 5MHz 中频输出信号波形测试曲线如图 11 所示,测试条件为射频输入信号频率 890MHz,功率 -20dBm,本振频率为 885MHz,功率 0dBm,示波器的输入阻抗为 1MΩ/13pF。4 路输出波形相位分别为 0°、92°、-88°、180°,具有良好的相位平衡和幅度平衡特性。




图 11 中频输出波形及各波形相位差

全频段(170MHz ~ 1.675GHz)转换增益测试曲线如图 12 所示。测试条件为射频输入信号强度 -30dBm,二分频器输入信号强度 0dBm。从图中可以看出全频段增益在 11 ~ 15.5dB 范围内变化,变化范围大约 4dB。




图 12 全频段上的转换增益测试结果

混频器的输入三阶截点是混频器的线性度的一个重要指标。测试条件:射频输入信号为双音信号,频率为 890MHz ± 50kHz,功率为 -20dBm,本振频率为 885MHz,混频器的中频输出频谱如图 13 所示。从图中可以看出,输出双音信号功率为 -43.26 dBm,输出三次互调分量的功率为 -77.16dBm。混频器的输入三阶截点可以通过以下公式得到:

$$IIP3_{dBm} = P_{in, dBm} + \frac{\Delta P}{2} \quad (1)$$

其中 $IIP3_{dBm}$ 为混频器的输入三阶截点, $P_{in, dBm}$ 为射频输入功率, ΔP 为输出信号功率和三次互调功率的差,将测得的数值代入上式即可得到混频器的输入三阶截点为 -3.05dBm。




图 13 双音信号通过混频器的输出频谱

芯片噪声系数测试曲线如图 14 所示。测试条件:本振信号为 885MHz。由于噪声分析仪的最小可测频率为 10MHz,因此图中只显示了输出为 10 ~ 100MHz 的噪声系数,中频为 10MHz 时的噪声系数

约为 14.2dB。




图 14 混频器的噪声系数

利用混频器性能优良指数 (figure of merit, FOM)^[12] 进行比较, FOM_{MIX} 的值越大表示混频器的综合性能越好, 其计算公式为

$$FOM_{MIX} = (CG - NF) + (MIX_{LIN} - NF) - MIX_{PWR} - MIX_{ISO} \quad (2)$$

其中 CG 为转换增益, NF 为噪声系数, MIX_{LIN} 为线性度, MIX_{PWR} 为功耗, MIX_{ISO} 为隔离度, 这里忽略隔离度^[13]。通过表 1 的计算结果对比可以看出, 通过本文设计的混频器的测试结果计算所得 FOM 值最大, 因此本文设计的混频器具有更好的综合性能。

表 1 本设计混频器性能与文献[14] - [17]混频器性能比较

参数	本设计	[14]	[15]	[16]	[17]
仿真或测试结果	测试	仿真	测试	测试	仿真
工艺 (μm)	0.13	0.18	0.13	0.13	0.18
工作频率 (GHz)	0.17 - 1.675	2.4	2.5	3.1 - 10.6	2.4
电源电压 (V)	1.2	2	0.6	1.2	1.8
转换增益 (dB)	14.4	9.48	5.4	14	-0.78
IIP3 (dBm)	-3.1	3	-2.8	-11	-0.34
噪声系数 (dB)	14.2	17.69	14.8	14.5	10.3
功耗 (mW)	6	9.4	1.6	1.85	8
FOM (dB)	-24.88	-32.63	-29.04	-28.7	-30.75

5 结论

本文设计了有源正交双平衡混频器, 采用 0.13 μm 1P8M RF CMOS 工艺完成电路设计。测试结果表明, 在 1.2V 的电源电压下, 当射频频率和本振频率分别为 890MHz 和 885MHz 时, 混频器增益

为 14.4dB, 输入三阶截点为 -3.05dBm, 中频为 10MHz 时的噪声系数为 14.2dB, 功耗为 6mW, 本文所设计的混频器具有更好的综合性能, 并且可以应用于 DVB-T/H 标准的接收机调谐器中。

参考文献

- [1] 周盛容. DVB-T 接收芯片的设计与开发: [硕士学位论文]. 上海: 同济大学电子与信息工程学院, 2007. 5-6
- [2] 方科, 王蔚然. 移动数字电视接收与 DVB-H. 电视技术, 2005, (1): 42-44
- [3] 李琛, 杜明辉. DVB-T 发展概况. 电视技术, 2003, (10): 9-11
- [4] 冯伟, 卢官明. DVB-H 系统的关键技术及发展趋势. 电视技术, 2008, 48(6): 98-104
- [5] 李智群, 王志功. 射频集成电路与系统. 北京: 科学出版社, 2008. 134-137
- [6] Alam S K. A 2 GHz low power down-conversion quadrature mixer in 0.18- μm CMOS. In: Proceedings of the 20th International Conference on VLSI Design, Held jointly with 6th International Conference on Embedded Systems, Bangalore, India, 2007. 146-154
- [7] Li J, Cheng Z Q, Fu K H, et al. Design and linearity analysis of current bleeding CMOS mixer for GPS application. In: Proceedings of the 11th IEEE International Conference on Communication Technology, Hangzhou, China, 2008. 339-342
- [8] 褚云飞, 孙玲玲, 文进才. 电流注入 CMOS 混频器的设计及特性分析. 微电子学, 2007, 37(6): 806-809
- [9] Salem R F, Galal S H, Tawfik M S, et al. A new highly linear CMOS mixer suitable for deep submicron technologies. In: Proceedings of the 9th International Conference on Electronics, Circuits and Systems, Dubrovnik, Croatia, 2002. 1: 81-84
- [10] 窦建华, 钱立旺, 王志功等. 0.6 μm CMOS 静态分频器电路设计. 电气电子教学学报, 2004, 26(1): 35-37
- [11] 曾秋玲, 蔡竟业, 文光俊等. 高速低功耗多模分频器的设计. 微电子学, 2009, 39(3): 371-375
- [12] Comeau J P, Cressler J D, Lee J, et al. An 8.4 - 12.0 GHz down-conversion mixer implemented in SiGe HBT technology. Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems, Atlanta, USA, 2004. 13-16
- [13] Li W, Glisic S, Borngraeber J, et al. A single-ended fully integrated SiGe 77/79 GHz receiver for automotive radar. IEEE Journal of Solid-State Circuits, 2008, 43(9): 1897-1908
- [14] Cui J Q, Lian Y, Li M F. A low voltage dual gate integrated CMOS mixer For 2.4GHz band applications. In:

- Proceedings of the 2004 International Symposium on Circuits and Systems, Vancouver, Canada, 2004, 1: i-964-7
- [15] Hermann C, Tiebout M, Klar H. A 0.6-V1.6-mW transformer-based 2.5GHz down conversion mixer with +5.4dB gain and -2.8dBm IIP3 in 0.13 μ m CMOS. *IEEE Transactions on Microwave Theory and Techniques*, 2005, 53(2): 488-495
- [16] Seo J B, Kim J H, Sun H, et al. A low-power and high-gain mixer for UWB systems. *Microwave and Wireless Components Letters, IEEE*, 2008, 18(12): 803-805
- [17] Li W Y, Chen J, Wang Z G. 2.4GHz high linearity down-conversion mixer. International Conference on Microwave and Millimeter Wave Technology (ICMMT), Chengdu, China, 2010. 2044-2047

Design of a 0.13 μ m CMOS mixer for DVB-T/H tuners

Wu Chenjian * * * * , Li Zhiqun * * * *

(* Institute of RF- & OE-ICs, Southeast University, Nanjing 210096)

(** Engineering Research Center of RF-ICs & RF-Systems, Ministry of Education, Southeast University, Nanjing 210096)

(*** Jiangsu Provincial Key Laboratory of Sensor Network Technology, Wuxi 214135)

Abstract

Based on the SMIC 0.13 μ m RF CMOS technology, a wideband (170MHz - 1.675GHz) down conversion mixer was designed and implemented for the tuners of digital video broadcasting (DVB) systems under DVB-T/H. The mixer uses the double-balanced Gilbert structure as its core unit. And RC parallel resonant circuits are applied as the load of the mixer to filtering the higher order harmonics of output signals. It uses the quadrature mixing technology to reject image frequency effectively. The current injection technology is also adopted in this mixer to reduce the current flowing through the switch, to reduce the noise figure, and to improve the DC state of the mixer under 1.2V. It improves its linearity by removing the tail current transistor. The chip testing results indicate that, under the 1.2V power supply, the mixer's conversion gain is 14.4dB, input third-order intercept point is -3.05dBm, noise figure is 14.2dB, and power consumption is 6mW.

Key words: digital video broadcasting (DVB), CMOS, tuner, mixer, figure of merit (FOM)