| 蔡晔,史岗.基于锁的Cache一致性协议的硬件优化策略[J].高技术通讯(中文),2009,19(9):933~938 |
| 基于锁的Cache一致性协议的硬件优化策略 |
|
| |
| DOI： |
| 中文关键词: 一致性协议， 锁， 同步， 消息传递 |
| 英文关键词: |
| 基金项目: |
| 作者 | 单位 | | 蔡晔 | 中国科学院计算技术研究所；中国科学院研究生院 | | 史岗 | 中国科学院计算技术研究所 |
|
| 摘要点击次数: 2482 |
| 全文下载次数: 1882 |
| 中文摘要: |
| 对一种基于锁的Cache一致性协议的开销进行了评估和分析，并结合一款处理器接口的设计，实现了一种分布式内存结构上的远程内存共享机制。该机制能提高处理器机间的通讯性能，降低一致性协议中的通讯延迟，同时通过硬件锁对协议中的同步开销进行优化，避免锁管理器节点陷入处理程序而减少同步等待时间。实际测试结果表明，通过硬件优化的软件Cache一致性协议基本操作的性能得到极大的提高，并在实际应用上具有更好的加速比和可扩展性。 |
| 英文摘要: |
| |
|
查看全文
查看/发表评论 下载PDF阅读器 |
| 关闭 |
|
|
|
