| 刘海涛,孟桥,王志功.基于0.18μm CMOS工艺的2 Gsps 6比特全并行模数转换器设计[J].高技术通讯(中文),2010,20(2):180~184 |
| 基于0.18μm CMOS工艺的2 Gsps 6比特全并行模数转换器设计 |
| A 2 Gsps 6 bit flash analog to digital converter in 0.18 μm CMOS process |
| |
| DOI： |
| 中文关键词: 模数转换器(ADC)， 全并行， CMOS， 超高速 |
| 英文关键词: analog to digital converter (ADC)， flash， CMOS， ultra high speed |
| 基金项目:863计划(2007AA01Z2A7)资助项目 |
| 作者 | 单位 | | 刘海涛 | 东南大学射频与光电集成电路研究所 | | 孟桥 | 东南大学射频与光电集成电路研究所 | | 王志功 | 东南大学射频与光电集成电路研究所 |
|
| 摘要点击次数: 3000 |
| 全文下载次数: 2381 |
| 中文摘要: |
| 基于018 μm CMOS工艺，研究并设计了一个精度为6比特、采样率为2 Gsps的全并行超高速模数转换器(ADC)，发现并解决了门限限速效应(TLSE)，进而提高了ADC的电压比较器的工作速度，并利用平均终端法减小了电路非线性失真。采用分段编码方式，使电路规模和速度都得到了优化。通过SMIC实现流片，有效面积为048mm2。实测结果表明，该ADC芯片的最小分辨率为10mV，最高采样率可达22Gsps。最高采样率下有效位达到56比特，总功耗310mW。 |
| 英文摘要: |
| This paper presents the design and test of a 2 Gsps 6 bit flash type analog to digital converter (ADC) in the 018μm CMOS technology. The speed of the ADC’s comparator is promoted by solving the problem of threshold limit speed effect (TLSE). The non linear errors are reduced by means of averaging the terminations. The area and speed of the encoder part are optimized by the segmented encoding. The IC is realized in the SMIC 018μm CMOS technology, which occupies an active area of 048mm2. The measurements show the ADC’ LSB of 10 mV and the reachable sampling rate of 22 Gsps. At 22 Gsps the effective number of bits (ENOB) can reach 56 bits and the power consumption is 310mW. |
|
查看全文
查看/发表评论 下载PDF阅读器 |
| 关闭 |
