| 李列文,桂卫华.面向FPGA的低泄漏功耗SRAM单元设计方法研究[J].高技术通讯(中文),2012,22(12): |
| 面向FPGA的低泄漏功耗SRAM单元设计方法研究 |
| Research on design of low leakage SRAM cells for FPGA |
| 修订日期：2012-01-04 |
| DOI： |
| 中文关键词: 低功耗， 静态随机存储器（SRAM）， 泄漏功耗， 现场可编程门阵列(FPGA) |
| 英文关键词: low power, static random access memory（SRAM）, leakage power, field programmable gate array（FPGA） |
| 基金项目:国家自然科学基金（61134006）资助项目 |
| 作者 | 单位 | | 李列文 | 中南大学信息科学与工程学院 长沙 | | 桂卫华 | 中南大学信息科学与工程学院 长沙 |
|
| 摘要点击次数: 3153 |
| 全文下载次数: 2492 |
| 中文摘要: |
| 针对现场可编程门阵列(FPGA)因集成度与速度提高引起的功耗问题，提出了一种适合于FPGA的低功耗静态随机存储器（SRAM）单元设计方法。该方法基于FPGA中SRAM单元在配制后存储值多数为“0”这一特点以及对SRAM单元存储值为“0”时的主要泄漏电流来源的分析，综合应用双阈值电压技术和双栅氧化层厚度技术降低SRAM单元存储值为“0”时的泄漏功耗。该方法的优点是不增加面积和整体延时，且能改善静态噪声容限。仿真结果表明，与传统结构SRAM单元相比，在保证其他性能的前提下，采用该方法所设计的SRAM单元的泄漏 |
| 英文摘要: |
| Aiming at the increasingly serious power dissipation problem of field programmable gate arrays (FPGA) caused by their growing integration and speed, the paper proposes a new design method for low power static random access memory（SRAM）suitable for FPGA. According to the characteristic that most SRAM cells store “0” when FPGA is configured and based on the analysis of the sources of main leakage current when SRAM cells store “0”, the proposed method reduces the leakage power dissipation of SRAM cells when the cells store “0” by using the dual threshold voltage technique and the dual oxide thickness technique. The method has the advantage of improving the static noise margin of SRAM without increasing the circuit delay and area. The simulation results show that the leakage power of the SRAM cell designed with the new design method can be reduced by more than 41.32% of that of conventionally designed SRAM cells while maintaining other performance. |
|
查看全文
查看/发表评论 下载PDF阅读器 |
| 关闭 |
